高大丰满熟妇丰满的大白屁股_亚洲免费观看_av在线成人_一级黄色大全_手机看片日韩av_亚洲精品少妇高清30p_日韩国产精品人妻无码久久久_成熟丰满熟妇高潮xxxxx视频_天天做夜夜做_中字毛片_欧美日韩免费专区在线_久久99精品久久久_五十路熟女一区二区三区_欧美牲交a免费_成人毛片视频在线观看_亚洲国产理论片在线播放_成人一区在线观看_妓女妓女一区二区三区在线观看_能免费看av的网站_av主播在线观看

FPGA培訓(xùn)

FPGA培訓(xùn)技術(shù)資料

FPGA培訓(xùn)-語(yǔ)法要點(diǎn)（一）

FPGA培訓(xùn)-語(yǔ)法要點(diǎn)（二）

FPGA培訓(xùn)-語(yǔ)法要點(diǎn)（三）

FPGA培訓(xùn)-語(yǔ)法要點(diǎn)（四）

FPGA培訓(xùn)-語(yǔ)法要點(diǎn)（五）

FPGA培訓(xùn)-語(yǔ)法要點(diǎn)（六）

FPGA培訓(xùn)-語(yǔ)法要點(diǎn)（三）-2010年01月21日

FPGA Verilog HDL語(yǔ)言中 .V的源文件編寫(xiě)主要要點(diǎn)II

Verilog HDL的編程規(guī)范以及模塊之間如何調(diào)用
1.一個(gè)文件至少有一個(gè)module
a.module的結(jié)構(gòu)

補(bǔ)充：QSF格式文件的管腳約束也是約束驅(qū)動(dòng)源

格式：

module name(驅(qū)動(dòng)源）;

endmodule

b.module內(nèi)部的布局
先聲明相關(guān)的變量-->聲明參數(shù)和表達(dá)式-->邏輯部分
c.注意要點(diǎn)：
（1）當(dāng)要賦予一個(gè)變量?jī)?chǔ)值功能時(shí)，要聲明為寄存器變量
（2）reg型和wire型的區(qū)別：
a).reg型能儲(chǔ)值而wire不能
b).wire型敏感度高，能隨時(shí)變化
應(yīng)用范圍：邏輯運(yùn)算，assign,實(shí)例化的時(shí)候。
(3) parameter--用一個(gè)易記的名稱代替枯燥的數(shù)值，經(jīng)常用于狀態(tài)機(jī)
（4)assign:主要用于邏輯運(yùn)算，選擇，使能

（5）always塊（觸發(fā)條件），不僅僅是電平的跳變，包括某一個(gè)值的變化
(6) 函數(shù)

function 位寬 名稱；

至少有一個(gè)輸入，至多有 一個(gè)輸出值。

endfunction

滬ICP備09007944號(hào) ?2010 Shanghai66.cn 版權(quán)所有 E-mail:congxinc@163.com